

CIRCUITOS SECUENCIALES

Son circuitos que incluyen elementos de almacenamiento que guardan los valores de las señales lógicas. Se dice que el contenido de los elementos de almacenamiento representa el estado del circuito. Cuando las entradas del circuito cambian de valor, los nuevos valores de entrada dejan el circuito en el mismo estado o hacen que éste entre en un estado nuevo. Con el tiempo el circuito pasa por una secuencia de estados como resultado de los cambios en las entradas.

Sistemas secuenciales síncronos.

Los datos de estas entradas condicionan la salida de los flip-flops sólo durante el flanco de disparo del impulso de reloj, que puede ser en flancos positivos, o flancos negativos. Esto significa que los datos se transfieren sincronizados con la señal de reloj.

Circuitos biestables

Los dispositivos biestables se dividen en dos categorías: **flipflops** y **latches**. Los biestables poseen dos estados estables, denominados SET (activación) y RESET (desactivación), en los cuales se pueden mantener indefinidamente, lo que les hace muy útiles como dispositivos de almacenamiento.

La diferencia básica entre latches y flip-flops es la manera en que cambian de un estado a otro. Los flip-flops son los bloques básicos de construcción de los contadores, registros y otros circuitos de control secuencial, y se emplean también en ciertos tipos de memorias.

Flip-flops disparados por flanco

Los **flip-flops** son dispositivos síncronos de dos estados, también conocidos como multivibradores biestables. El término flip-flop indica un elemento de almacenamiento que cambia el estado de su salida en el flanco de una señal controladora de reloj. En este caso, el término **síncrono** significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparo denominada reloj (CLK), la cual recibe el nombre de entrada de control, C. Esto significa que los cambios en la salida se producen sincronizadamente con el reloj.

Un **flip-flop disparado por flanco** cambia de estado con el flanco positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es sensible a sus entradas sólo en esta transición del reloj.

FLIP FLOP S-R DISPARADO POR FLANCO: Las entradas S y R de un flip-flop S-R se denominan **entradas síncronas**, dado que los datos en estas entradas se transfieren a las salidas del flip-flop sólo con el flanco de disparo del impulso del reloj.

Un flip flop disparado por flanco positivo indica que la salida Q cambia cuando el Clock esté en una subida de flanco. La tabla de verdad es:

Entradas			Salidas		Comentarios
S	R	CLK	Q	$\bar{Q}$	
0	0	X	Q_0	$\bar{Q}_0$	No cambio
0	1	↑	0	1	RESET
1	0	↑	1	0	SET
1	1	↑	?	?	No válida


↑ = transición del reloj de nivel BAJO a nivel ALTO
X = irrelevante ("condición indiferente")
 Q_0 = nivel de salida previo a la transición del reloj



En un diagrama temporal cada salida se representa recién cuando hay una subida de flanco, y se mantiene así hasta la siguiente.

Desventaja: al igual que en el latch con entrada de habilitación, se produce una condición no válida cuando ambas entradas S y R están, simultáneamente, a nivel ALTO. Esta es la principal desventaja de los flip-flops S-R.

EL FLIP-FLOP D DISPARADO POR FLANCO: elementos de almacenamiento que puedan cambiar sus estados no más de una vez durante un ciclo del reloj. El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico. Se compone de dos latches D asíncronos




Tiene únicamente una entrada, la entrada D, además del reloj. Si cuando se aplica un impulso de reloj la entrada D está a nivel ALTO, el flip-flop se activa (SET) y almacena el nivel ALTO de la entrada D durante el flanco positivo del impulso del reloj. Si existe un nivel BAJO en la entrada D cuando se aplica el impulso del reloj, el flip-flop se pone a cero (RESET) y almacena el nivel BAJO de la entrada D durante el flanco de bajada del impulso del reloj. En el estado SET, el flip-flop almacena un 1, mientras que en el estado RESET almacena un 0. Q sigue a D en un flanco positivo del impulso del reloj.

Entradas		Salidas		Comentarios
D	CLK	Q	$\bar{Q}$	
1	↑	1	0	SET (almacena un 1)
0	↑	0	1	RESET (almacena un 0)
↑ = transición del reloj de nivel BAJO a nivel ALTO				

EL FLIP-FLOP J-K DISPARADO POR FLANCO: El flip-flop J-K es versátil y es uno de los tipos de flip-flop más ampliamente utilizado. El funcionamiento del flip-flop J-K es idéntico al del flip-flop S-R en las condiciones de operación SET, RESET y de permanencia de estado (no cambio). La diferencia está en que el flip-flop J-K no tiene condiciones no válidas como ocurre en el S-R.

Se diferencia del flip-flop S-R disparado por flanco en que la salida Q se realimenta a la entrada de la puerta G2, y la salida se realimenta a la entrada de la puerta G1. Las dos entradas de control se denominan J y K.



Como puede ver, en cada pico sucesivo de reloj, el flip-flop cambia a su estado opuesto. A este modo de funcionamiento se le denomina modo de basculación (toggle).


Entradas			Salidas		Comentarios
J	K	CLK	Q	$\bar{Q}$	
0	0	↑	Q_0	$\bar{Q}_0$	No cambio
0	1	↑	0	1	RESET
1	0	↑	1	0	SET
1	1	↑	Q_0	$\bar{Q}_0$	Basculación

↑ = transición del reloj de nivel BAJO a nivel ALTO
 Q_0 = nivel de salida previo a la transición del reloj

Sistemas secuenciales asíncronos.

La mayoría de los circuitos integrados flip-flops tienen también **entradas asíncronas**. Estas son entradas que pueden variar el estado del flip-flop independientemente del reloj. Estas pueden ser **inicialización** o preset (PRE) y **borrado** o clear (CLR).

Un nivel activo en la entrada preset pone a SET el dispositivo, y un nivel activo en la entrada de borrado (clear) lo pone en estado RESET.



Estas entradas de inicialización y borrado deben mantenerse a nivel ALTO para el funcionamiento síncrono. A nivel bajo, anulan el efecto de las entradas síncronas J, K y el reloj, por esto es que son activas a nivel BAJO.

Temporización y sincronización del sistema.

Retardos de propagación: intervalo de tiempo requerido para que se produzca un cambio en la salida una vez que se ha aplicado una señal en la entrada.

Tiempo de establecimiento: es el intervalo mínimo que los niveles lógicos deben mantener constantes en las entradas (J y K, S y R o D) antes de que llegue el flanco de disparo del impulso de reloj, de modo que dichos niveles sincronicen correctamente en el flip-flop.

Tiempo de mantenimiento: es el intervalo mínimo que los niveles lógicos deben mantenerse constantes en las entradas después de que haya pasado el flanco de disparo del impulso de reloj, de modo que dichos niveles se sincronicen correctamente en el flip-flop.

Registros de desplazamiento


Un registro se forma combinando varios flip-flops de manera que se puedan almacenar grupos de bits. Además de para almacenar los bits, los registros pueden emplearse para desplazarlos de una posición a otra dentro del registro o fuera del mismo a otro circuito; por tanto, estos dispositivos se conocen como **registros de desplazamiento**.

Los dos tipos básicos de registros de desplazamiento son serie y paralelo. Los bits se almacenan en un registro de **desplazamiento serie** uno a uno. Una buena analogía serían los pasajeros que entran en un autobús formando una única fila ante la puerta y salen del mismo modo.


En un **registro paralelo** los bits se almacenan simultáneamente a partir de líneas paralelo. En este caso, una buena analogía serían los pasajeros que se montan en una montaña rusa, subiendo en los coches en paralelo.

Cada etapa (flip-flop) de un registro de desplazamiento representa un bit de su capacidad de almacenamiento; por tanto, el número de etapas de un registro determina su capacidad de almacenamiento. Los que vemos son:


- Latch: entran los datos en paralelo y salen en paralelo. Conecta n flip flops en paralelo:




- Registro de desplazamiento de izquierda a derecha: conecta en serie n flip flops, las entradas entran en serie y salen en serie en cada pulso de reloj, salen de izquierda a derecha.



- Registro de desplazamiento de derecha a izquierda: lo mismo que antes pero los datos se ven de derecha a izquierda.




ALMACENAMIENTO DE DATOS PARALELO (esto se llama latch supuestamente): Cada una de las cuatro líneas paralelas de datos se conecta a la entrada D de un flip-flop. Las entradas de reloj de los flip-flops se conectan juntas, de forma que los flip-flops son disparados mediante el mismo impulso del reloj. Además, las entradas de puesta a cero asíncronas (R) se conectan a una línea común, que inicialmente pone a cero a todos los flip-flops.



ALMACENAMIENTO DE DATOS SERIE:

Izquierda a derecha:



Derecha a izquierda:

Es lo mismo pero se empieza desde el último flip flop hasta el primero conectando la salida de uno con la entrada del que se encuentra a su izquierda.

Registro Universal:

Un registro de desplazamiento universal tiene capacidad de entrada y salida serie y paralelo.

La carga paralelo, que se sincroniza con una transición positiva de la señal de reloj, se consigue con un nivel ALTO en las entradas S0 y S1. El desplazamiento a la derecha se consigue de forma síncrona con el flanco positivo del impulso de reloj cuando S0 está a nivel ALTO y S1 a nivel BAJO. Cuando S0 está a nivel BAJO y S1 a nivel ALTO, los bits de datos se desplazan hacia la izquierda sincronizados con la señal de reloj.


Contadores


Existen muchos tipos de contadores digitales, pero su objetivo básico es el de contar sucesos representados por cambios de nivel o por impulsos. Para realizar su función, el contador debe “recordar” el número actual, con el fin de poder pasar correctamente al siguiente número de la secuencia. Por tanto, la capacidad de almacenamiento es una característica importante de todos los contadores y, generalmente, se emplean los flip-flops para su implementación.

Dependiendo del modo en que se aplique la señal de reloj, los contadores se clasifican en dos amplias categorías: asíncronos y síncronos. En los **contadores asíncronos**, se aplica una señal de reloj externa a la entrada de reloj del primer flip-flop y luego a los siguientes flip-flops se les aplica la señal de reloj mediante la salida del flipflop anterior. En los **contadores síncronos**, la entrada de reloj se conecta a todos los flip-flops, de forma que se les aplica la señal de reloj simultáneamente.



CONTADOR ASÍNCRONO DE DOS BITS: Ambos flip-flops J-K están conectados en modo de basculación ($J = 1$, $K = 1$) y se presupone que, inicialmente, están en estado RESET (Q a nivel BAJO). El contador cuenta el número de impulsos de reloj hasta el tercero y, en el cuarto impulso, inicia un nuevo ciclo a partir de su estado original ($Q_0 = 0$, $Q_1 = 0$). El inicio de un nuevo ciclo se refiere a la transición del contador de su estado final a su estado original.






Un contador de 2 bits servirá para contar desde 0 hasta 3, uno de 3 contará desde 0 hasta 7, y así dependiendo de la cantidad de bits que tenga.

Módulo: el módulo de un contador es el número de estados distintos por el que el contador puede pasar de forma secuencial. El número máximo de posibles estados (módulo máximo) de un contador es 2^n , donde n representa el número de flip-flops del contador. También se pueden diseñar contadores que tengan un número de estados en su secuencia que sea menor que el máximo de 2^n . La secuencia resultante se denomina **secuencia truncada**.

Para obtener una secuencia truncada, es necesario forzar al contador a que inicie un nuevo ciclo antes de haber pasado por todos los estados normales.

CONTADOR MÓDULO 12: Una manera de hacer que un contador inicie un nuevo ciclo después de haber llegado a once (1011) consiste en decodificar el trece (1101) AND y conectar la salida de la puerta AND a las entradas de borrado de los flip-flops (CLR negado).



Puesto que tres flip-flops pueden generar un máximo de ocho estados, necesitamos cuatro flip-flops para producir cualquier módulo mayor que ocho y menor o igual que dieciséis. Cuando el contador alcanza el estado final 1011 tiene que iniciar un nuevo ciclo a partir de 0000, en lugar de pasar al siguiente estado natural, 1100.

CONTADORES EN CASCADA: Los contadores se pueden conectar en cascada para conseguir trabajar con módulos mayores. En esencia, conexión en cascada significa que la salida de la última etapa de un contador excita la entrada del siguiente contador. Para el caso de dos **contadores con propagación de 2 y 3 bits**, la salida final del

contador de módulo 8, Q4, se produce una vez por cada 32 impulsos de reloj de entrada. El módulo global de los contadores en cascada es 32

